본 발명은 자가검사 이진 부호숫자 가산기의 결함검출 및 오류정정 방법, 그 방법을 수행하기 위한 디지털 논리 회로에 관한 것으로, 보다 구체적으로는 자가검사 이진 부호숫자 가산기의 고착 결함(stuck-at fault)을 저비용, 저복잡도로 검출이 가능하고, 셀프 듀얼 개념(self-dual concept)을 이용하여 오류의 자가 정정을 수행할 수 있는 자가검사 이진 부호숫자 가산기의 결함검출 및 오류정정 방법, 그 방법을 수행하기 위한 디지털 논리 회로에 관한 것이다.